JBO竞博英特尔表示，它是业内第一个在类似产品的测试芯片上实现背面供电的公司，实现了推动世界进入下一个计算时代所需的性能。PowerVia 将于 2024 年上半年在英特尔 20A 工艺节点上推出，正是英特尔业界领先的背面供电解决方案。它通过将电源路由移动到晶圆的背面，解决了面积缩放中日益严重的互连瓶颈问题。

　　英特尔技术开发副总裁 Ben Sell 评论道：“PowerVia 是我们积极的四年五节点战略的一个重要里程碑，也是我们在 2030 年实现一万亿个封装晶体管的道路上的一个重要里程碑。使用试验工艺节点和后续测试芯片，使我们能够为领先的工艺节点的降低背面供电风险，使英特尔在将背面供电推向市场方面领先于竞争对手JBO竞博。”

　　英特尔将PowerVia的开发与晶体管开发相分离，以确保其为基于英特尔20A和英特尔18A工艺节点的硅实施做好准备。在与英特尔20A的RibbonFET集成之前，PowerVia在自己的内部测试节点上进行了测试，以调试和确保该技术的良好功能。经过在硅测试芯片上的制造和测试，PowerVia被证实能够非常有效地利用芯片资源，单元利用率超过90%，有助于晶体管大幅微缩，使芯片设计者能够在其产品中实现性能和效率的提升。

　　英特尔在6月11日至16日在日本京都举行的VLSI研讨会上介绍这些发现。

　　英特尔认为，PowerVia 远远领先于竞争对手的背面电源解决方案，为芯片设计人员（包括英特尔代工服务 （IFS） 客户）提供了一条更快的途径，使其产品获得宝贵的能源和性能提升。英特尔在引入业界最关键的新技术（如应变硅、Hi-K 金属栅极和 FinFET）方面有着悠久的历史，以推动摩尔定律向前发展。随着 PowerVia 和 RibbonFET 栅极全方位技术的推出，英特尔将继续在芯片设计和工艺创新方面引领行业。

　　英特尔表示，PowerVia是第一个为芯片设计人员解决日益增长的互连瓶颈问题。包括人工智能和图形在内的激增的用例需要更小、更密集、更强大的晶体管来满足不断增长的计算需求。今天和过去几十年，晶体管架构内的电源和信号线一直在争夺相同的资源。通过将两者分开，芯片可以提高性能和能源效率，并为客户提供更好的结果。背面供电对于晶体管缩放至关重要，使芯片设计人员能够在不牺牲资源的情况下提高晶体管密度，从而提供比以往更高的功率和性能。

　　英特尔 20A 和英特尔 18A 将同时推出 PowerVia 背面电源技术和RibbonFET全方位技术JBO竞博。作为一种为晶体管供电的全新方式，背面电源的实施给散热和调试设计带来了新的挑战。

　　通过将PowerVia的开发与RibbonFET分离，英特尔可以迅速解决这些挑战，以确保准备好在基于英特尔20A和18A工艺节点的硅中实施。英特尔工程师开发了缓解技术，以防止热量成为问题。调试小组也开发了新的技术，以确保新的设计结构能够被适当地消除错误。因此，测试的实施提供了坚实的良率和可靠性指标，同时在加入新的RibbonFET架构之前就已经展示了该技术的内在价值主张。

　　在VLSI期间发表的第三篇论文中，英特尔技术专家Mauro Kobrinsky将解释对部署PowerVia的更先进方法的研究，例如在晶圆的正面或背面实现信号和供电。将PowerVia带给领先的业界客户，并在未来继续创新，这与英特尔在不断创新的同时率先将新的半导体创新推向市场的悠久历史是一致的JBO竞博。

　　7月斑斓盛夏，先进半导体量测与检测会议热力开启！2023年7月27日，CHIP China 晶芯研讨会邀您上线与参会嘉宾交流答疑，赋能半导体产业协同创新发展！报名链接：